

⑫ 公開特許公報 (A)

平2-293917

⑤ Int. Cl. 5
G 06 F 1/26

識別記号

庁内整理番号

⑬ 公開 平成2年(1990)12月5日

7459-5B G 06 F 1/00

334 D

審査請求 未請求 請求項の数 1 (全3頁)

④ 発明の名称 電源装置

② 特 願 平1-114603

② 出 願 平1(1989)5月8日

⑦ 発明者 三 村 剛 彦 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

⑦ 出願人 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号

⑧ 代理人 弁理士 鈴木 喜三郎 外1名

明細書

1. 発明の名称

電源装置

2. 特許請求の範囲

起動電流（突入電流）が通常動作時の電流よりも大きいデバイスを複数用いた情報処理装置において、前記各デバイスへの電源供給を時間的にずらすための手段を設けたことを特徴とする電源装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は情報処理装置において電源供給時間をずらす事による電源装置の最大供給容量の軽減に関する。

〔従来の技術〕

従来の情報処理装置の電源装置は、各デバイスに対して同時に電源供給を行なっていた為、プロ

ッピーディスクドライブあるいはハードディスクドライブ等の起動時電流（突入電流）が通常動作時よりも大きいデバイスの電流が時間的に重なり合い、全体の起動時電流は起動後の通常動作時の必要電流に対してさらに大きなものとなっていた。
(発明が解決しようとする課題)

しかし、前述の従来技術では、電源装置の最大供給容量は各デバイスの起動時電流の重なり合ったものに対応するものが必要であり、起動後の通常動作時の必要容量と比較して大きな電源装置が必要であった。

そこで本発明はこのような問題点を解決するためのもので、その目的とするところは、電源装置の最大供給容量の軽減である。

〔課題を解決するための手段〕

本発明の電源装置は、起動時電流（突入電流）が通常動作時の電流よりも大きいデバイスを複数個用いた情報処理装置において、各デバイスへの電源供給を時間的にずらしたことを特徴とする。

〔作用〕

本発明の上記の手段により、起動時において、各デバイスの起動電流は互いに重なり合う事が無くなり、電源装置に要求される最大供給容量は、軽減される。

〔実施例〕

以下、本発明について実施例に基づいて詳細を説明する。

第1図は本発明の電源装置を示すブロック図である。1は電源を供給する電源供給源、2はCPUボード、3は+5V電圧の立ち上がりを検出して、CPUボードに対してパワーオンリセット用の信号を出すとともに、起動電流(+12V)が大きいディスクドライブへの電源供給を順次行なう為に、電源供給のスイッチ制御を行なう回路、4はCPUボード用のパワーオンリセット信号、5、6、7は各々ディスクドライブ8、9、10への電源供給を行なうためのスイッチ、8、9、10は起動時に+12Vに起動電流(突入電流)が流れ込むディスクドライブである。

第2図は第1図の電圧検出及び電源供給制御回

路にこの32及び33から成る回路を置く事により、電源が立ち上がってCPUが動き始めた後、このI/Oアドレスに書き込む事により、各ディスクドライブへの電源供給を制御する事ができる。

〔発明の効果〕

以上述べたように、本発明は各デバイスへの電源供給を時間的にずらすことにより電源装置の最大供給容量が減っており、これによって電源装置は内部構成部品を含めて低定格化が図られ小型化が可能となった。しかも一例としては近年実用化されてきているラップトップ型(膝上乗せ型)パソコンコンピュータには効果大である。

4. 図面の簡単な説明

第1図は本発明の電源装置のブロック図。

第2図は、第1図の電圧検出及び電源供給制御部分と制御スイッチ部分の一例を示す図。

第3図は本発明の電源装置の別例を示すブロック図。

第4図は、第3図のCPUボード内の、電源供

給とスイッチ部であり、13は電圧検出及び電圧制御回路、14はCPUボード用のパワーオンリセット信号、15、16、17はディスクドライブへの電源供給を行なうためのトランジスタで第1回の5、6、7に相当する。18、19、20、21は低電圧動作のオープンコレクタ出力コンバーティ。22、23、24及び25、26、27は各々抵抗及びコンデンサで、抵抗とコンデンサの時定数によって電源供給タイミングを決めるものである。

第3図も本発明の電源装置を示す、ブロック図である。30は+5V電圧の立ち上がりを検出してCPUボードに対してパワーオンリセット信号を出す回路、31は、ディスクドライブへの電源供給のスイッチ制御を行なう信号を出す事ができるCPUボードである。

第4図は、第3図のCPUボード内のスイッチ制御信号を作る部分のブロック図である。32はアドレスデコーダ、33はDタイプのフリップフロップである。CPUのI/O空間内の特定のアド


レスにこの32及び33から成る回路を置く事による、電源が立ち上がってCPUが動き始めた後、このI/Oアドレスに書き込む事により、各ディスクドライブへの電源供給を制御する事ができる。

- 給スイッチ制御回路部分の図である。
- 1 … 電源供給源
 - 2 … CPUボード
 - 3 … 電圧検出及び電源供給制御回路
 - 4 … パワーオンリセット信号
 - 5 … 電源供給スイッチ
 - 6 … 電源供給スイッチ
 - 7 … 電源供給スイッチ
 - 8 … ディスクドライブ
 - 9 … ディスクドライブ
 - 10 … ディスクドライブ
 - 13 … 電圧検出及び電源供給制御回路
 - 14 … パワーオンリセット信号
 - 15 … 電源供給スイッチ用トランジスタ
 - 16 … 電源供給スイッチ用トランジスタ
 - 17 … 電源供給スイッチ用トランジスタ
 - 18 … コンバーティ
 - 19 … コンバーティ
 - 20 … コンバーティ
 - 21 … コンバーティ


- 2 2 … 抵抗
 2 3 … 抵抗
 2 4 … 抵抗
 2 5 … コンデンサ
 2 6 … コンデンサ
 2 7 … コンデンサ
 3 0 … 電圧検出回路
 3 1 … C P U ボード
 3 2 … アドレスデコーダ
 3 3 … D タイプフリップフロップ

以上


出願人 セイコーエプソン株式会社
代理人 弁理士 鈴木 審三郎 他1名




第1図



第2図



第3図



第4図